System in Package (系統級封裝、系統構裝、SiP) | 全國運動場館資訊

SysteminPackage(系統級封裝、系統構裝、SiP)是基于SoC所發展出來的種封装技術，根據Amkor對SiP定義為「在一IC包裝體中，包含多個晶片或一晶片，加上被動元件、 ...

System in Package (系統級封裝、系統構裝、SiP) 是基于SoC所發展出來的種封装技術，根據Amkor對SiP定義為「在一IC包裝體中，包含多個晶片或一晶片，加上被動元件、電容、電阻、連接器、天線…等任一元件以上之封裝，即視為SiP」，也就是說在一個封裝內不僅可以組裝多個晶片，還可以將包含上述不同類型的器件和電路晶片疊在一起，構建成更為複雜的、完整的系統。

SiP包括了多晶片模組(Multi-chip Module；MCM)技術、多晶片封裝(Multi-chip Package；MCP)技術、晶片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及將主/被動元件內埋於基板(Embedded Substrate)等技術。以結構外觀來說，MCM屬於二維的2D構裝，而MCP、Stack Die、PoP、PiP等則屬於立體的3D構裝；由於3D更能符合小型化、高效能等需求，因而在近年來備受業界青睞。

SiP封裝中互連技術 (Interconnection) 多以打線接合 (Wire Bonding) 為主，少部分還採用覆晶技術 (Flip Chip)，或是 Flip Chip 搭配 Wire Bonding 作為與 Substrate (IC載板) 間的互連。但以Stack Die (堆疊晶片) 為例，上層的晶片仍需藉由Wire Bonding來連接，當堆疊的晶片數增加，越上層的晶片所需的Wire Bonding長度則將越長，也因此影響了整個系統的效能；而為了保留打線空間的考量，晶片與晶片間則需適度的插入Interposer，造成封裝厚度的增加。

隨著SoC製程技術從微米(Micrometer)邁進奈米的快速演進，單一晶片內所能容納的電晶體數目將愈來愈多，同時提升SoC的整合能力，並滿足系統產品對低功耗、低成本及高效能之要求。但是當半導體製程進入奈米世代後，SoC所面臨的各種問題，也愈來愈難以解決，如製程微縮的技術瓶頸及成本愈來愈大、SoC晶片開發的成本與時間快速攀升...